2023年，全球服务器及计算机需求下滑，相关芯片进入去库存周期，公司面对本轮行业去库存的经营压力，迎难而上，围绕战略目标和经营计划稳步开展各项工作，积极推进DDR5的子代迭代，继续保持在该领域的全球领先地位；另一方面，随着以大模型为代表的人工智能突飞猛进，AI浪潮席卷全球，计算机的算力和存储需求迅猛增长，系统对运力的需求也愈发迫切，公司把握时代机遇，布局的多款高速互连芯片产品在报告期内取得积极进展，这些芯片能够显著为智算提供所需的“运力”，提高系统计算效率，将在人工智能时代将发挥至关重要的作用。报告期内具体经营情况如下：

　　受全球服务器及计算机行业需求下滑导致的客户去库存影响，公司DDR4内存接口芯片与津逮CPU出货量较上年同期明显减少，2023年公司实现营业收入22.86亿元，较上年同期下降37.76%，归属于母公司所有者的净利润为4.51亿元，较上年同期下降65.30%，归属于母公司所有者的扣除非经常性损益的净利润为3.70亿元，较上年同期下降58.11%。净利润下降的主要原因包括：（1）营业收入较上年同期减少37.76%；（2）投资收益及公允价值变动收益总额较上年同期减少4.62亿元；（3）公司保持高强度研发投入，报告期内研发费用为6.82亿元，较上年同期增加21.00%；（4）公司计提的资产减值损失为1.93亿元，较上年同期增加1.66亿元。

　　由于产品技术难度和性能的提升，DDR5内存接口芯片价值量较DDR4世代明显增加，同时，由于DDR5内存模组新增若干配套芯片，行业市场规模进一步扩大。作为行业领跑者，公司凭借自身的技术领先地位及市场份额，持续受益于内存模组市场由DDR4向DDR5迭代升级带来的成长红利。报告期内，虽然行业整体需求低迷且DDR4内存接口芯片持续去库存，但随着支持DDR5的主流服务器CPU平台陆续上市，DDR5的下游渗透率明显提升，从第二季度开始，公司DDR5相关产品的出货量稳步增长，公司主要经营指标连续三个季度环比提升。2023年第四季度，公司营业收入为7.61亿元，环比增长27.28%；归属于母公司所有者的净利润为2.17亿元，环比增长42.96%；归属于母公司所有者的扣除非经常性损益的净利润为2.14亿元，环比增长40.89%。

　　面对本轮行业去库存压力，公司积极采取相关措施优化库存管理，加快库存周转，以合理降低库存水平，效果显著。公司库存状况已连续三个季度大幅改善，截至2023年年底，公司存货账面价值为4.82亿元，较第一季度末降低41.10%。

　　根据相关行业分析，本轮服务器及计算机行业去库存已接近尾声，预计行业整体需求将从2024年开始恢复增长，有助于带动公司相关产品整体需求的提升。

　　报告期内，随着支持DDR5第二子代内存产品（支持速率5600MT/S）的主流服务器CPU上市，DDR5内存接口芯片的子代迭代已正式开启，公司的DDR5第二子代RCD芯片从第三季度开始规模出货，并在第四季度出货量保持增长。同时，公司于2023年10月在业界率先试产DDR5第三子代RCD芯片，并于2024年1月推出DDR5第四子代RCD芯片。

　　相较于DDR4世代，DDR5子代迭代速度明显加快，从内存接口芯片行业的规律来看，子代迭代越快，将更有助于维系产品的平均销售价格和毛利率。公司是内存接口芯片行业领跑者及DDR5RCD芯片国际标准的牵头制定者，凭借强大的技术实力，公司在DDR5的子代研发上持续保持领先；凭借产品性能的稳定性和可靠性，公司DDR5第二子代RCD芯片在行业内率先规模出货并占据全球重要份额，这将有助于公司把握产品迭代升级加速带来的机遇，进一步享受市场空间拓展的红利。得益于公司DDR5内存接口芯片及内存模组配套芯片出货量占比提升以及子代迭代升级，报告期内公司互连类芯片产品线个百分点。

　　根据行业相关公开信息，预计DDR5内存模组的渗透率将在2024年超过50%，并在明年继续提升，DDR5的持续渗透及迭代升级有助于公司DDR5相关产品的销售收入保持增长。

　　AI相关应用推动算力、存力需求快速增长，对“运力”提出了更大需求，未来“运力”是提升AI系统整体性能的关键，相关芯片市场具有巨大的潜力。公司聚焦“运力”需求，布局了一系列高速互连芯片解决方案，包括PCIeRetimer、MRCD/MDB、CKD、MXC等多款芯片。

　　1、PCIe5.0Retimer芯片。在人工智能时代，AI服务器需求快速增长，PCIe5.0Retimer芯片可为AI服务器等典型应用场景提供稳定可靠的高带宽低延时的互连解决方案，以解决信号完整性问题。一台典型的配置8块GPU的主流AI服务器需要8颗或16颗PCIe5.0Retimer芯片，因此AI服务器/GPU出货量增加将直接带动PCIeRetimer芯片需求的增长。报告期内，公司成功量产PCIe5.0/CXL2.0Retimer芯片，并积极开展客户导入、验证测试及相关市场拓展工作，取得良好成果。由于澜起自研PCIe5.0Retimer芯片的核心底层技术（Serdes），公司的产品在时延、信道适应能力方面具有竞争优势。

　　目前，澜起的PCIe5.0Retimer芯片已经成功导入部分境内外主流云计算/互联网厂商的AI服务器采购项目，并已开始规模出货。随着全球AI服务器及GPU出货量持续增加，PCIeRetimer芯片的全球市场规模将快速增长，作为全球领先的PCIeRetimer芯片供应商，澜起科技的PCIeRetimer芯片正在获得越来越多客户及下游用户的认可，公司有能力在全球竞争中抢占重要市场份额。

　　2、MRCD/MDB芯片。AI作为内存密集型计算，需要更快的内存带宽和更大的内存容量，AI相关应用的快速发展，将显著推动系统对内存带宽和容量的需求，相应带动服务器内存接口及模组配套芯片的需求保持稳定向上，并进一步增加对高带宽内存模组MRDIMM以及MRCD/MDB的需求。与用于传统内存模组RDIMM的RCD/DB芯片相比，MRCD/MDB芯片设计更为复杂、支持速率更高，其价值量较RCD/DB芯片将有所提升，第一子代产品支持速率为8800MT/S，未来将进行子代迭代，持续提高带宽和支持速率；此外，由于MRDIMM采用了“1颗MRCD+10颗MDB”的架构，将极大增加行业对MDB芯片的需求。公司作为内存接口芯片的行业领跑者，也是MDB芯片国际标准的牵头制定者，研发进度领先，公司已完成DDR5第一子代MRCD/MDB芯片量产版本的研发，该产品预计将跟随相应新CPU平台的发布而开始规模出货。

　　3、CKD芯片。在PC端，由于AIPC需要更高带宽的内存提升整体运算性能，将增加更高速率DDR5内存的需求。当DDR5数据速率达到6400MT/s及以上时，PC端的内存模组（如台式机的UDIMM和笔记本电脑的SODIMM）需采用专用时钟驱动芯片。继2022年澜起发布业界首款DDR5CKD工程样片后，公司已完成该芯片量产版本的研发，预计CKD芯片将跟随PC端相应新CPU平台的发布而开始规模出货。

　　4、MXC芯片。AI相关应用将带动计算机内存容量需求呈指数级增长，CXL内存模块拥有强大的内存扩展能力，具有高效数据处理、加速计算速度等优势，将成为人工智能时代中最具前景的内存解决方案之一。澜起于2022年全球首发的CXL内存扩展芯片（MXC）是CXL内存扩展和内存池化应用的核心控制芯片，未来下游应用的逐步普及将为MXC芯片带来长期广阔的成长空间。报告期内，三星电子推出其首款支持CXL2.0的128GBDRAM，加速了下一代存储器解决方案的商用化进程，澜起的MXC芯片作为该解决方案的核心被采用；此外，澜起的MXC芯片顺利通过了CXL联盟的数十项严苛测试，成为全球首家通过测试的内存扩展产品。澜起已完成第一代MXC芯片量产版本的研发，将在全球竞争中抢占先机。

　　澜起上述四款为智算提供高性能“运力”的互连芯片均涉及行业前沿技术，将带来蓝海增量市场，并持续受益于AI产业浪潮。公司在这些领域具有全球领先的竞争优势，有能力实现较高毛利率水平，新产品的逐步上量将对公司未来几年的业绩产生积极贡献。

　　2023年，澜起持续保持高强度的研发投入，全年研发费用为6.82亿元，同比增长21.00%，占营业收入的比例为29.83%。公司研发技术团队规模持续扩大，截至2023年末，公司研发技术人员为587人，较2022年末净增119人，占公司总人数的比例约为77%，上述研发技术人员中具有硕士及以上学历的占比为67%。

　　随着持续的研发投入以及核心技术的积累，澜起不断拓宽产品品类，报告期内公司稳步推进产品的研发及迭代升级。

　　1、在运力芯片领域：（1）成功量产PCIe5.0/CXL2.0Retimer芯片；（2）率先试产DDR5第三子代RCD芯片；（3）完成DDR5第一子代MRCD/MDB芯片、DDR5第一子代CKD芯片、第一代MXC芯片量产版本的研发；（4）完成时钟发生器工程样片的流片；（5）开展DDR5第四

　　子代RCD芯片、第二子代MRCD/MDB芯片、第二代MXC芯片的工程研发，推进PCIe6.0Retimer芯片关键IP的开发及验证工作。

　　2、在算力芯片领域：（1）发布津逮CPU以及第五代津逮CPU；（2）开展了第一代AI芯片工程样片的相关测试及验证工作，在相关应用平台进行业务适配，并陆续向潜在客户送样及收集反馈意见。

　　在知识产权方面，报告期内澜起共获得20项授权发明专利，新申请39项发明专利；新申请并获得10项集成电路布图设计；新获得3项软件著作权登记。

　　公司及公司的产品持续受到客户及行业的肯定，在报告期内获得多项荣誉。基于对公司产品质量、技术实力及各项服务的高度认可，澜起荣获SK海力士颁发的“最佳供应商奖”、连续两年获得美光科技颁发的“杰出供应商表现奖”。澜起PCIe5.0/CXL2.0Retimer芯片凭借突破性的技术创新度、优异的市场表现力荣获第十八届中国芯“年度重大创新突破产品”。此外，澜起还荣获第四届知识产权创新奖、上海市品牌引领示范企业、国家知识产权优势企业、福布斯中国“2023中国创新力企业50强”等荣誉。

　　澜起董事长兼首席执行官杨崇和博士凭借在科技创新、产品研发以及企业经营管理等方面的卓越成就，荣膺安永企业家奖2023中国内地大奖，以表彰其守正创新、开放融合的时代精神。澜起总裁StephenTai先生荣获上海市“白玉兰纪念奖”，以表彰和鼓励其为上海经济建设、社会发展和对外交往做出的突出贡献。

　　报告期内，公司首次系统的披露公司相关的碳排放数据。为提升整体的ESG管理水平，公司进一步完善ESG管治架构体系，同时，系统性梳理公司各部门ESG工作现状，识别ESG提升方向，在完善制度、夯实数据基础等领域开展针对性改善提升，以实现公司与利益相关方的价值共创、共享与共荣。

　　2023年，公司持续关注并投身公益事业。公司组织一年一度员工无偿献血活动，公司同仁积极加入。为支持乡村教育事业发展，由澜起文化教育专项基金捐赠的凤山小学“澜起综合楼”正式启用，同时，公司员工积极参与爱心捐书活动，捐赠书籍超千本。

　　报告期内，澜起在国际权威评级机构MSCI的ESG评级由CCC级提升至BB级，在A股半导体上市公司评级中处于较高水平。2023年公司荣登“中国上市公司ESG百强榜单”，并被正式纳入“中证证券时报ESG百强指数”成份股。

　　公司是一家国际领先的数据处理及互连芯片设计公司，致力于为云计算和人工智能领域提供高性能、低功耗的芯片解决方案，目前公司拥有两大产品线，互连类芯片产品线和津逮服务器平台产品线。在人工智能时代，计算机的“算力”和“存力”需求快速增长，系统对“运力”提出了更高的需求。澜起科技是一家为计算和智算提供高性能“运力”的企业，公司多款高速互连芯片产品可有效提升系统的“运力”，将在未来的人工智能时代发挥重要作用。

　　公司的互连类芯片产品主要包括内存接口芯片（含MRCD/MDB芯片）、内存模组配套芯片、CKD芯片、PCIeRetimer芯片、MXC芯片等，津逮服务器平台产品包括津逮CPU和混合安全内存模组（HSDIMM）。

　　内存接口芯片是服务器内存模组（又称“内存条”）的核心逻辑器件，作为服务器CPU存取内存数据的必由通路，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模组进行配套，并通过服务器CPU、内存和OEM厂商针对其功能和性能（如稳定性、运行速度和功耗等）的全方位严格认证，才能进入大规模商用阶段。因此，研发此类产品不仅要攻克内存接口的核心技术难关，还要跨越服务器生态系统的高准入门槛。

　　现阶段，DDR4及DDR5内存接口芯片按功能可分为两类：一是寄存缓冲器（RCD），用来缓冲来自内存的地址、命令、时钟、控制信号；二是数据缓冲器（DB），用来缓冲来自内存或内存颗粒的数据信号。RCD与DB组成套片，可实现对地址、命令、时钟、控制信号和数据信号的全缓冲。仅采用了RCD芯片对地址、命令、时钟、控制信号进行缓冲的内存模组通常称为RDIMM（寄存双列直插内存模组），而采用了RCD和DB套片对地址、命令、时钟、控制信号及数据信号进行缓冲的内存模组称为LRDIMM（减载双列直插内存模组）。

　　澜起凭借具有自主知识产权的高速、低功耗技术，长期致力于为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案。随着JEDEC标准和内存技术的发展演变，公司先后推出了DDR2-DDR5系列内存接口芯片，可应用于各种缓冲式内存模组，包括RDIMM及LRDIMM等，满足高性能服务器对高速、大容量的内存系统的需求。目前，公司的DDR4及DDR5内存接口芯片已成功进入国际主流内存、服务器和云计算领域，并占据全球市场的重要份额。

　　DDR4世代的内存接口芯片产品目前仍是市场的主流产品，报告期内以DDR4Gen2Pus子代为主。

　　DDR5是JEDEC标准定义的第5代双倍速率同步动态随机存取存储器标准。与DDR4相比，DDR5采用了更低的工作电压（1.1V），同时在传输有效性和可靠性上又迈进了一步，其支持的最高速率可超过6400MT/S，是DDR4最高速率的2倍以上。

　　（1）DDR5第一子代RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号1：2缓冲，并提供奇偶校验功能。该芯片符合JEDEC标准，支持DDR5-4800速率，采用1.1V工作电压，更为节能。该款芯片除了可作为中央缓冲器单独用于RDIMM之外，还可以与DDR5DB芯片组成套片，用于LRDIMM，以提供更高容量、更低功耗的内存解决方案。

　　（2）DDR5第一子代DB芯片是一款8位双向数据缓冲芯片，该芯片与DDR5RCD芯片一起组成套片，用于DDR5LRDIMM。该芯片符合JEDEC标准，支持DDR5-4800速率，采用1.1V工作电压。在DDR5LRDIMM应用中，一颗DDR5RCD芯片需搭配十颗DDR5DB芯片，即每

　　个子通道配置五颗DB芯片，以支持片上数据校正，并可将数据预取提升至最高16位，从而为高端多核服务器提供更大容量、更高带宽和更强性能的内存解决方案。

　　（3）2022年5月，公司在业界率先试产DDR5第二子代RCD芯片。DDR5第二子代RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号1：2缓冲，并提供奇偶校验功能。该芯片符合JEDEC标准，支持DDR5-5600速率，采用1.1V工作电压，更为节能。

　　（4）2023年10月，公司在业界率先试产DDR5第三子代RCD芯片。DDR5第三子代RCD芯片支持的数据速率高达6400MT/s，较第二子代RCD速率提升14.3%，较第一子代RCD速率提升33.3%。

　　根据JEDEC标准，DDR5内存模组上除了内存颗粒及内存接口芯片外，还需要三种配套芯片，分别是串行检测集线器（SPD）、温度传感器（TS）以及电源管理芯片（PMIC)。

　　公司与合作伙伴共同研发了DDR5串行检测集线器（SPD），芯片内部集成了8KbitEEPROM、I2C/I3C总线集线器（Hub）和温度传感器（TS），适用于DDR5系列内存模组（如LRDIMM、RDIMM、UDIMM、SODIMM等），应用范围包括服务器、台式机及笔记本内存模组。SPD是DDR5内存模组不可或缺的组件，也是内存管理系统的关键组成部分，其包含如下几项功能：

　　第一，其内置的SPDEEPROM是一个非易失性存储器，用于存储内存模组的相关信息以及模组上内存颗粒和相关器件的所有配置参数。根据JEDEC的内存规范，每个内存模组都需配置一个SPD器件，并按照JEDEC规范的数据结构编写SPDEEPROM的内容。主板BIOS在开机后会读取SPD内存储的信息，并根据读取到的信息来配置内存和内存模组。DDR5SPD数据可通过I2C/I3C总线访问，并可按存储区块（bock）进行写保护，以满足DDR5内存模组的高速率和安全要求。

　　第二，该芯片还可以作为I2C/I3C总线集线器，一端连接系统主控设备（如CPU或基板管理（BMC）），另一端连接内存模组上的本地组件，包括RCD、PMIC和TS，是系统主控设备与内存模组上组件之间的通信中心。在DDR5规范中，一个I2C/I3C总线个集线个内存模组），每个集线器和该集线器管理下的每个内存模组上的本地组件都被指定了一个特定的地址代码，支持唯一地址固定寻址。

　　第三，该芯片还内置了温度传感器（TS），可连续监测SPD所在位置的温度。主控设备可通过I2C/I3C总线从SPD中的相关寄存器读取传感器检测到的温度，以便于进行内存模组的温度管理，提高系统工作的稳定性。

　　公司与合作伙伴共同研发了DDR5高精度温度传感器（TS）芯片，该芯片符合JEDEC规范，支持I2C和I3C串行总线服务器RDIMM和LRDIMM内存模组。TS作为SPD芯片的从设备，可以工作在时钟频率分别高达1MHzI2C和12.5MHzI3C总线上；CPU可经由SPD芯片与之进行通讯，从而实现对内存模组的温度管理。TS是DDR5服务器内存模组上重要组件，目前主流的DDR5服务器内存模组配置2颗TS。

　　公司与合作伙伴共同研发了符合JEDEC规范的DDR5低/高电流电源管理芯片（PMIC）。该芯片包含4个直流-直流降压转换器，两个线性稳压器（LDO，分别为1.8V和1.0V），并能支持I2C和I3C串行总线服务器RDIMM和LRDIMM内存模组。PMIC的作用主要是为内存模组上的其他芯片（如DRAM、RCD、DB、SPD和TS等）提供电源支持。CPU可经由SPD芯片与之进行通讯，从而实现电源管理。低电流电源管理芯片应用于DDR5服务器较小电流的RDIMM内存模组，高电流电源管理芯片则应用于DDR5服务器较大电流的RDIMM和LRDIMM内存模组。

　　澜起可为DDR5系列内存模组提供完整的内存接口及模组配套芯片解决方案，是目前全球可提供全套解决方案的两家公司之一。

　　AI相关应用的快速发展将推动“算力”和“存力”需求快速增长，系统需要更高、更强的算力，需要带宽更高、容量更大的内存。在“算力”和“存力”增长的同时，对“运力”也提出了更高的需求。“运力”是指在计算和存储之间搬运数据的能力，人工智能时代，系统需要更大的运力，需要更高的带宽、更快的传输。

　　公司近年来深耕相关互连技术，包括高带宽内存互连、PCIe互连以及CXL互连技术等，这些高速互连技术可以有效提升系统的“运力”，公司基于上述技术研发的几款芯片，包括MRCD/MDB、CKD、PCIeRetimer、MXC芯片等，将在未来的人工智能时代发挥重要作用。

　　MRCD、MDB芯片是服务器高带宽内存模组MRDIMM的核心逻辑器件。AI及大数据应用的发展以及相关技术的演进推动服务器CPU的内核数量快速增加，迫切需要大幅提高内存系统的带宽，以满足多核CPU中各个内核的数据吞吐要求，MRDIMM正是基于这种应用需求而生。MRDIMM是一种更高带宽的内存模组，第一代产品可支持8800MT/s速率，每个MRDIMM模组需要搭配1颗MRCD芯片及10颗MDB芯片。

　　MRDIMM工作原理为：MDB芯片用来缓冲来自内存或DRAM内存颗粒的数据信号，在标准速率下，通过MDB芯片可以同时访问两个DRAM内存阵列（RDIMM只能访问一个阵列），从而实现双倍的带宽。MRCD用来缓冲来自内存的地址、命令、时钟、控制信号。MRDIMM的特点和优势在于：1、使用的是常规的DRAM颗粒；2、与现有DDR5生态系统有良好的适配性；3、可以大幅提升内存模组的带宽。

　　从下游应用来看，预计MRDIMM在高性能计算、AI等对内存带宽敏感的应用领域，将有较大的需求。随着MRDIMM未来渗透率的提升，将带动MRCD/MDB（特别是MDB）芯片需求大幅增长。

　　长久以来，时钟驱动功能一直集成在寄存时钟驱动器（RegisterCockDriver）芯片中，应用于服务器RDIMM或LRDIMM内存模组，但尚未在PC端部署。随着DDR5传输速率持续提升，时钟信号频率越来越高，时钟信号完整性问题日益凸显。当DDR5数据速率达到6400MT/s及以上时，PC端的内存模组（如台式机的UDIMM和笔记本电脑的SODIMM）需采用专用时钟驱动器（CKD）芯片，对内存模组上的时钟信号进行缓冲和重新驱动，才能满足高速时钟信号的完整性和可靠性要求。

　　澜起于2022年9月发布业界首款DDR5第一子代CKD工程样片，并已送样给业界主流内存厂商，用于新一代台式机和笔记本电脑内存。该芯片的主要功能是缓冲来自台式机和笔记本电脑中央处理器的高速内存时钟信号，并将其重新驱动输出到UDIMM、SODIMM模组上的多个DRAM内存颗粒。这款时钟驱动芯片符合JEDEC标准，支持高达6400MT/s的数据传输速率，并具备低功耗管理模式，助力内存解决方案实现高速、高效、节能的运行。

　　由于AIPC需要更高内存带宽来提升整体运算性能，AIPC渗透率的提升或将加速DDR5子代迭代，并增加对更高速率DDR5内存的需求。未来，CKD芯片将应用于台式机UDIMM和笔记本电脑SODIMM内存模组（数据速率为6400MT/S及以上)，其需求量将随着AIPC应用的普及而提升。

　　PCIeRetimer芯片是适用于PCIe高速数据传输协议的超高速时序整合芯片，这是公司在全互连芯片领域布局的一款重要产品。

　　近年来，高速数据传输协议从PCIe3.0（8GT/S）发展至PCIe4.0（16GT/S），再升级至PCIe5.0（32GT/S），数据传输速率不断翻倍，同时也带来了显著的信号衰减和参考时钟时序重整问题，这些问题较大限制了超高速数据传输协议在下一代计算平台的应用范围。PCIe4.0/5.0的高速传输挑战促进了优化高速电路与系统互连设计的需求，加大了在超高速传输环境下保持信号完整性的研发热度。为了补偿高速信号的损耗，提升信号质量，通常需在链路中引入超高速时序整合芯片（Retimer）。PCIeRetimer芯片已成为高速电路中不可或缺的重要器件，主要解决数据中心数据高速、远距离传输时，信号时序不齐、损耗严重、完整性差等问题。

　　公司的PCIeRetimer芯片采用先进的信号调理技术，能够补偿信道损耗并消除各种抖动源的影响，从而提升信号完整性，增加高速信号的有效传输距离，为服务器、存储设备及硬件加速器等应用场景提供可扩展的高性能PCIe互连解决方案。其中，PCIe4.0Retimer芯片符合PCIe4.0基本规范，PCIe5.0/CXL2.0Retimer符合PCIe5.0和CXL2.0基本规范，支持业界主流封装，其功耗、传输延时等关键性能指标达到国际先进水平，并已与CPU、PCIe交换芯片、固态硬盘、GPU及网卡等进行了广泛的互操作测试。

　　公司的PCIe4.0/5.0Retimer芯片可应用于AI服务器、NVMeSSD、Riser卡等典型应用场景，同时，公司提供基于该款芯片的参考设计方案、评估板及配套软件等完善的技术支持服务，帮助客户快速完成导入设计，缩短新产品上市周期。PCIe4.0/5.0Retimer芯片的典型应用场景图示如下：

　　人工智能时代，随着AI服务器需求的快速增长，PCIeRetimer芯片的重要性愈加凸显。目前，一台典型配置8块GPU的主流AI服务器需要8颗或16颗PCIe5.0Retimer芯片。未来，PCIeRetimer芯片的市场空间将随着GPU需求量的增加而持续扩大。

　　MXC芯片是一款CXL内存扩展芯片，属于CXL协议所定义的第三种设备类型。该芯片支持JEDECDDR4和DDR5标准，同时符合CXL2.0规范，支持PCIe5.0传输速率。该芯片可为CPU及基于CXL协议的设备提供高带宽、低延迟的高速互连解决方案，实现CPU与各CXL设备间的内存共享，在大幅提升系统性能的同时，显著降低软件堆栈复杂性和数据中心总体拥有成本（TCO）。

　　MXC芯片主要应用于内存扩展及内存池化领域，为内存AIC扩展卡、背板及EDSFF内存模组而设计，可大幅扩展内存容量和带宽，满足高性能计算、人工智能等数据密集型应用日益增长的需求，典型应用场景如下：

　　MXC芯片目前的产品应用形态主要有两种：EDSFF模组、AIC（AddInCard）连接标准DDR5/4内存模组。

　　2022年5月，澜起发布了全球首款CXL内存扩展芯片（MXC）。2023年5月，三星电子推出其首款支持CXL2.0的128GBDRAM，加速了下一代存储器解决方案的商用化进程，澜起的MXC芯片作为该解决方案的核心而被采用。2023年8月，澜起的MXC芯片顺利通过了CXL联盟的数十项严苛测试，成为全球首家通过测试的内存扩展产品，与国际知名CPU和存储器厂商的产品在CXL官网并列展示，彰显了业界对澜起技术实力的认可。

　　随着人工智能时代的日益临近，对支持快速接口和易扩展性的内存平台的需求变得愈加迫切，而基于CXL的新型DRAM模块将是未来人工智能时代最具前景的内存解决方案之一。

　　津逮服务器平台主要由澜起科技的津逮CPU和混合安全内存模组（HSDIMM）组成。该平台具备芯片级实时安全监控功能，可在信息安全领域发挥重要作用，为云计算数据中心提供更为安全、可靠的运算平台。此外，该平台还融合了先进的异构计算与互联技术，可为大数据及人工智能时代的各种应用提供强大的综合数据处理及计算力支撑。

　　津逮CPU是公司推出的一系列具有预检测、动态安全监控功能的x86架构处理器，适用于津逮或其他通用的服务器平台。公司先后推出了第一代、第二代、第三代、及第五代津逮CPU，以更好满足用户对安全可靠算力日益提升的需求。

　　2019年5月，公司发布第一代津逮CPU；2020年8月，公司发布第二代津逮CPU；2021年4月，公司发布第三代津逮CPU。2022年10月，公司第三代津逮CPU系列产品通过了VMware公司的产品兼容性认证，达到VMwareESXi7.0U3虚拟化平台的通用兼容性及性能、可靠性要求，满足用户的关键应用需求。2023年1月12日，公司发布津逮CPU。

　　2023年12月18日，澜起发布第五代津逮CPU，旨在以多方面的性能优化应对AI、HPC、数据服务、网络/5G、存储等严苛工作负载的挑战。相比产品，其单颗CPU最高支持48个核心、96个线程，最大缓存容量达260MB；支持的DDR5内存速度最高达5600MT/s，CPU之间互连的UPI速度最高达20GT/s；基于LINPACK测试，其综合浮点计算性能最高提升近40%。第五代津逮CPU内置多种加速器，针对数据流处理、内存内分析、密码运算以及压缩解压缩等应用场景，性能提升显著。并且，这些加速器支持按需升级商务模式，可根据业务需要进行相应激活。同时，第五代津逮CPU内置强大的AI加速引擎，为不同的AI应用场景带来多达2倍到6倍的性能提升，以帮助客户更好地应对AI工作负载的挑战。此外，第五代津逮CPU还具备更低的待机功耗和更高的能效比，可有效降低数据中心TCO，以助力客户减少碳足迹，实现碳中和。第五代津逮CPU与产品的针脚完全兼容，且都支持相同的服务器平台，用户可直接更新产品以实现无缝衔接和升级。在保持产品竞争力的同时，澜起科技还结合自身优势，持续致力于津逮生态系统建设。近年来，澜起科技加入了OpenEuer社区、龙蜥社区等操作系统开源社区，并积极与各组织成员合作，成功获得了麒麟软件、统信软件、凝思软件、湖南麒麟信安、龙蜥社区的产品兼容性互认证。澜起科技将继续致力于强化国产化软硬件生态环境的建设，提升客户使用体验。

　　混合安全内存模组采用公司具有自主知识产权的Mont-ICMT（Montage,Inspection&ControonMemoryTraffic）内存监控技术，可为服务器平台提供更为安全、可靠的内存解决方案。目前，公司推出两大系列混合安全内存模组：标准版混合安全内存模组（HSDIMM）和精简版混合安全内存模组（HSDIMM-Lite），可为不同应用场景提供不同级别的数据安全解决方案，为各大数据中心及云计算服务器等提供了基于内存端的硬件级数据安全解决方案。

　　津逮服务器平台主要针对中国本土市场，截至目前，已有多家服务器厂商采用津逮服务器平台相关产品，开发出了系列高性能且具有独特安全功能的服务器机型。这些机型已应用到政务、交通等领域及高科技企业中，为用户实现了计算资源池的无缝升级和扩容，在保障强劲运算性能的同时，更为用户的数据、信息安全保驾护航。

　　报告期内，AI大模型飞速发展，AI芯片的需求发生了巨大变化。公司密切关注行业发展趋势、下一代大模型特征以及用户需求，正在研发新一代AI芯片，旨在为训练、推理应用场景提供稳定、易用的高性能AI算力解决方案。

　　在研发第一代AI芯片工程样片的过程中，澜起积累了一定的技术基础和工程经验。澜起在研的下一代芯片将充分利用公司在互连领域的技术优势，进一步满足客户需求，提供更加优化、更具性价比的解决方案。

　　公司是一家集成电路设计企业，自成立以来公司经营模式均为行业里的Fabess模式，该模式下，公司专注于从事产业链中的集成电路设计和营销环节，其余环节委托给晶圆制造企业、封装和测试企业代工完成，由公司取得测试后芯片成品销售给客户。

　　在Fabess模式下，产品设计与研发环节属于公司经营的核心，由多个部门参与执行。芯片的生产制造、封装测试则通过委外方式完成，因此公司需要向晶圆制造厂采购晶圆，向封装测试厂采购封装、测试服务。

　　公司是一家集成电路设计企业，集成电路行业作为全球信息产业的基础，是世界电子信息技术创新的基石南宫28登录入口。集成电路行业派生出诸如PC、互联网、智能手机、云计算、大数据、人工智能等诸多具有划时代意义的创新应用，成为现代日常生活中必不可少的组成部分。移动互联时代后，5G、云计算、AI计算、高性能计算、智能汽车等应用领域的快速发展和技术迭代，正推动集成电路产业进入新的成长周期。

　　2024年2月，半导体产业协会（SemiconductorIndustryAssociation，简称SIA）宣布，2023年全球半导体产业销售总额为5268亿美元，比2022年的5741亿美元下降了8.2%。根据SIA的预测，由于产业各领域对芯片的需求增加，2024年全球半导体销售额将大幅反弹13.1%，达到近6,000亿美元，创历史新高。

　　公司的产品内存接口及模组配套芯片、PCIeRetimer芯片、MXC芯片、津逮CPU以及混合安全内存模组等主要应用于服务器，因此，服务器行业的发展情况与公司业务紧密相关。相较于普通计算机，服务器具有更高速的CPU计算能力、更强大的外部数据吞吐能力和更好的扩展性，运行更快，负载更高。

　　基于全球数据总量的爆发式增长以及数据向云端迁移的趋势，新的数据中心建设热度不减，同时围绕新增数据的处理和应用，云计算、人工智能、虚拟现实和增强现实等数字经济方兴未艾，服务器作为基础的算力支撑，从中长期来看，全球服务器市场将保持高景气度。

　　2023年，受宏观环境影响，服务器及计算机行业需求下滑，行业整体面临去库存的压力，根据研究机构DIGITIMES的数据，2023年全球服务器出货量同比下降18.3%。随着需求的逐步改善，服务器行业正重新回到增长轨道。美系大型云服务商2023年因竞相购买高价AI服务器，导致传统通用型服务器采购减少，2024年一季度将重新启动新一轮通用服务器采购。

　　根据IDC的预测，2023年全球服务器市场规模将微幅增长至1284.71亿美元，之后四年的年度增长率将分别为11.8%、10.2%、9.7%、8.9%，到2027年市场规模将达1891.39亿美元。Canays报告显示，2023年第四季度，全球云基础设施服务支出同比增长19%，达到781亿美元，增加123亿美元。2023年全年，云基础设施服务总支出从2022年的2471亿美元增至2904亿美元，增长18%。云迁移工作正重新加快，同时新需求激增，特别是在AI应用的广泛采用。头部云厂商稳步增加对生成式AI的投资，期望利用生成式A的能力催生云消费领域的新机遇。Canays预计，2024年全球云基础设施服务支出将增长20%。

　　2023年，AI多模态大模型继续保持快速演进态势，AI技术的持续迭代加速AI的应用的落地。AIGC的快速发展将带动AI服务器及AIPC需求的增加。

　　AI的快速发展已深刻影响着IT基础设施的资源配置，根据IDC的数据，到2025年，全球2000强企业将把超过40%的核心IT支出分配给与人工智能相关的计划，从而使产品和流程创新的速度达到两位数的增长。TrendForce预计，2024年全球AI服务器数量将超过160万台，年增长率达到40%，2022-2026年复合增长率将达29%。根据OMDIA的相关研究，目前，各大厂商主要采购的AI服务器主要以AI训练服务器为主，其特点是强大的计算能力和片上内存，未来人工智能推理服务将变得越来越重要，AI推理服务器更关注内存带宽、高密度封装和南北向接口。

　　同时，AIPC有望为PC行业带来新的增长。AIPC是一种集成了人工智能技术的个人电脑，它通过集成NPU、CPU、GPU等硬件，在实现高能低耗的同时从根本上改变、重塑和重构PC体验，释放人们的生产力和创造力。AIPC可以应用于各种场景，包括图形视觉、语义理解、智能交互等。

　　内存模组是当前计算机架构的重要组成部分，作为CPU与硬盘的数据中转站，起到临时存储数据的作用，其存储和读取数据的速度相较硬盘更快。按应用领域不同，内存模组可分为：1、服务器内存模组，其目前主要类型为RDIMM、LRDIMM等，相较于其他类型内存模组，服务器内存模组由于服务器数据存储和处理的负载能力不断提升，对内存模组的稳定性、纠错能力以及低功耗均提出了较高要求；2、普通台式机、笔记本内存模组，其目前主要类型为UDIMM、SODIMM等。而平板、手机内存主要使用的LPDDR通过焊接至主板或封装在片上系统上发挥功能。全球DRAM行业市场90%以上的市场份额由三星电子、海力士及美光科技占据，他们也是公司内存接口芯片及内存模组配套芯片主要的下游客户。

　　内存模组的发展有着清晰的技术升级路径，JEDEC组织定义内存模组的组成构件、性能指标、具体参数等，2021年DDR5第一子代相关产品已开始量产，近两年内存模组正持续从DDR4世代向DDR5世代切换，目前JEDEC已完成DDR5第二子代、第三子代产品标准制定，DDR5第四子代产品标准制定也初步完成。同时，基于传输速率的提升或新的产业需求，新的内存模组架构也陆续被JEDEC定义并成为国际标准，比如MRDIMM、CUDIMM、CSODIMM、CAMM等内存模组。

　　内存模组与CPU是计算机的两个核心部件，是计算机生态系统的重要组成部分，支持更高速率DDR5的CPU的持续迭代将推动DDR5内存模组的规模使用及更新换代。支持DDR5的主流桌面级CPU已于2021年正式发布，并正在持续更新迭代，普通台式机/笔记本电脑DDR5内存模组下游需求逐步提升；支持DDR5的主流服务器CPU于2022年底至2023年初正式上市，并将持续更新迭代，用于服务器的DDR5内存模组渗透率将持续提升。

　　内存接口芯片是服务器内存模组的核心逻辑器件，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。

　　从2016年开始，DDR4技术的发展进入了成熟期，成为内存市场的主流技术。为了实现更高的传输速率和支持更大的内存容量，JEDEC组织进一步更新和完善了DDR4内存接口芯片的技术规格，增加了多种功能，用以支持更高速率和更大容量的内存。在DDR4世代，从Gen1.0、Gen1.5、Gen2.0到Gen2pus，每一子代内存接口芯片所支持的最高传输速率在持续上升，DDR4最后一个子代产品Gen2pus支持的最高传输已达3200MT/s。随着DDR5内存技术规格和产品的成熟商用，DDR5内存技术正在实现对DDR4内存技术的更新和替代。DDR5内存接口芯片相比于DDR4最后一个子代的内存接口芯片，采用了更低的工作电压（1.1V），同时在传输有效性和可靠性上又迈进了一步。从JEDEC已经公布的相关信息来看，DDR5内存接口芯片已经规划了五个子代，支持速率分别是4800MT/s、5600MT/s、6400MT/s、7200MT/s、8000MT/s，预计后续可能还会有1~2个子代，可见通过不断的技术创新，实现更高的传输速率和支持更大的内存容量将是内存接口芯片行业未来发展的趋势和动力。

　　根据JEDEC组织的定义，在DDR5世代，服务器内存模组上除了需要内存接口芯片之外，同时还需要配置三种配套芯片，包括一颗SPD芯片、一颗PMIC芯片和两颗TS芯片；普通台式机、笔记本电脑的内存模组UDIMM、SODIMM上，需要配置两种配套芯片，包括一颗SPD芯片和一颗PMIC芯片。

　　目前DDR5内存接口芯片的竞争格局与DDR4世代类似，全球有三家主流供应商可提供相关产品，分别是澜起科技、瑞萨电子和Rambus。关于DDR5内存模组配套芯片，报告期内，SPD和TS主要的两家供应商是澜起科技和瑞萨电子；PMIC的竞争对手更多，竞争态势更复杂。

　　为了满足不断增长的AI处理对更高带宽、更高容量内存模组需求，JEDEC组织制定了服务器MRDIMM（MutipexedRankDIMM）内存模组相关技术标准。MRDIMM内存模组采用了LRDIMM“1+10”的基础架构，与LRDIMM相比，MRDIMM内存模组可以同时访问内存模组上的两个阵列，提供双倍带宽，第一代产品最高支持8800MT/s速率，预计在DDR5世代还会有两至三代更高速率的产品。服务器高带宽内存模组需要搭配的内存接口芯片为MRCD芯片和MDB芯片，与普通的RCD芯片、DB芯片相比，设计更为复杂、速率更高。

　　在桌面端，随着DDR5传输速率持续提升，到DDR5中期，原本不需要信号缓冲的UDIMM、SODIMM（主要用于台式机和笔记本电脑），将需要一颗时钟驱动器（CockDriver）对内存模组的时钟信号进行缓冲再驱动，从而提高时钟信号的信号完整性和可靠性。JEDEC组织制定了CUDIMM和CSODIMM内存模组相关标准，包括其中的CKD芯片相关标准，将应用于支持6400MT/S及以上速率的台式机和笔记本电脑。

　　PCIe协议是一种高速串行计算机扩展总线年诞生以来，近几年PCIe互连技术发展迅速，传输速率基本上实现了每3-4年翻倍增长，并保持良好的向后兼容特性。PCIe协议已由PCIe4.0发展为PCIe5.0，传输速率已从16GT/s提升到32GT/s，到PCIe6.0，传输速率将进一步提升到64GT/s。随着PCIe协议传输速率的快速提升，并依托于强大的生态系统，平台厂商、芯片厂商、终端设备厂商和测试设备厂商的深入合作，PCIe已成为主流互连接口，全面覆盖了包括PC机、服务器、存储系统、手持计算等各种计算平台，有效服务云计算、企业级计算、高性能计算、人工智能和物联网等应用场景。

　　然而，一方面随着应用不断发展推动着PCIe标准迭代更新，速度不断翻倍，另一方面由于服务器的物理尺寸受限于工业标准并没有很大的变化，导致整个链路的插损预算从PCIe3.0时代的22dB增加到了PCIe4.0时代的28dB,并进一步增长到了PCIe5.0时代的36dB。

　　如何解决PCIe信号链路的插损问题，提高PCIe信号传输距离是业界面临的重要问题。一种思路是选用低损PCB，但价格高昂，仅仅是主板就可能会带来较大的成本增加，而且并不能有效覆盖多连接器应用场景；另一种思路是引入适当的链路扩展器件如Retimer，使用PCIeRetimer芯片，采用模拟信号和数字信号调理技术、重定时技术，来补偿信道损耗并消除各种抖动的影响，从而提升PCIe信号的完整性，增加高速信号的有效传输距离。

　　因此，PCIeRetimer芯片作为PCIe协议升级迭代背景下新的芯片需求，其主要解决数据中心、服务器通过PCIe协议在数据高速、远距离传输时，信号时序不齐、损耗大、完整性差等问题。相比于市场其他技术解决方案，现阶段Retimer芯片的解决方案在性能、标准化和生态系统支持等方面具有一定的比较优势，未来根据系统配置，Retimer芯片可以灵活地切换PCIe或CXL模式，更受用户青睐。

　　而随着传输速率从PCIe4.0的16GT/s到PCIe5.0的32GT/S，再次实现翻倍，Retimer芯片技术路径的优势更加明显，Retimer芯片的需求呈“刚性化”趋势。根据目前行业发展趋势，到PCIe5.0时代，PCIeRetimer芯片已成为行业主流解决方案。

　　根据TrendForce的预测，AI服务器2022-2026年复合增长率将达29%，随着AI服务器需求快速增长，将显著提升PCIeRetimer芯片的需求。以一台典型的配8块GPU的主流AI服务器为例，考虑对信号完整性和传输速率的要求，系统需要配置8颗或16颗PCIeRetimer芯片。

　　随着人工智能时代的日益临近，对支持快速接口和易扩展性的内存平台的需求变得越来越明显，而基于CXL的新型DRAM模块可能是未来人工智能时代中最具前景的内存解决方案之一。

　　从2019年到2023年，CXL经历了高速的发展，其应用涉及服务器端，以及存储产品与解决方案端这两大层面。在过去2年时间里，已经有多家厂商发布CXL相关元件、产品，以及成套解决方案。2022年底到2023年初，随着AMD发布EPYC（代号Genoa），以及英特尔发布XeonScaabe（代号SapphireRapids），新款处理器平台上市将CXL技术应用到服务器端，完善CXL的应用环境。

　　经过数年的发展，目前CXL的生态已经初步形成。在元件层级的芯片供应商与设计商，对应产品包括：CXL（Controer）、定时器（Retimers）、交换器（Switch）产品。系统层级，目前有三星、SKHynix、美光等厂商推出扩展存储类型的CXL产品。

　　根据Yoo的预测，全球CXL市场规模预计在2028年将达到150亿美元。尽管目前只有不到10%的CPU与CXL标准兼容，但预计到2027年，所有CPU都将被设计为支持CXL接口，这将进一步推动CXL市场的发展。

　　时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。高频/高性能数字模块的正确运行需要时钟芯片提供精准的时钟脉冲（节拍）来同步运算操作和数据传输交互。时钟脉冲的性能决定了系统是否能运行到目标速度，时钟芯片不达标有可能导致模块或设备无法运作。因此，时钟芯片提供的输出时钟需要具备极高的可靠性、宽广的输出频率范围、优良的抖动特性以及扩频功能。

　　目前，时钟芯片种类主要包括时钟发生器、去抖时钟芯片和时钟缓冲芯片等细分产品。时钟发生器是根据参考时钟来合成多个不同频率时钟的芯片，它是时钟芯片的一个重要类别，是数据中心、工业控制、新能源汽车等领域的基础芯片；去抖时钟芯片是为其他芯片提供低抖动低噪声的参考时钟的芯片；时钟缓冲芯片是用于时钟脉冲复制、格式转换、电平转化等功能的芯片。

　　根据DBMR的数据，2023年时钟芯片的市场规模合计为14亿美元，预计到2030年可达到21亿美元，其中2023年时钟发生器芯片市场规模约为7.08亿美元，预计到2030年可达到10.82亿美元。由于时钟芯片在电子系统中广泛且重要的作用，同时其设计难度较大、技术水平要求较高，因此该类产品的主要市场份额长期被少数几家美日厂商占据。

　　现阶段，按基本功能划分，AI芯片可分为训练芯片和推理芯片；按技术路径划分，AI芯片可分为GPU、FPGA、ASIC芯片。

　　近年来人工智能的发展呈现出数据体量爆发式增长态势，算法模型的参数量指数级增加，以加速计算为核心的算力中心对AI芯片的需求不断扩大。以ChatGPT为代表的基于海量多源数据的大模型，对算力的需求非常高，随着AI模型和应用的进一步发展和规模化，算力需求将持续释放，大算力芯片的市场规模持续增长，将快速推动AI芯片的性能升级。

　　根据Gartner于2023年8月发布的研究报告，用于执行人工智能工作负载的芯片市场正以每年20%以上的速度增长，2023年AI芯片市场规模将达到534亿美元，比2022年增长20.9%，2024年将增长25.6%，达到671亿美元，到2027年AI芯片营收预计将是2023年市场规模的两倍以上，达到1194亿美元。

　　澜起的内存接口芯片受到了市场及行业的广泛认可，公司凭借具有自主知识产权的高速、低功耗技术，为新一代服务器平台提供完全符合JEDEC标准的高性能内存接口解决方案，是全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，在该领域拥有重要话语权。

　　产品标准制定方面，澜起是全球微电子行业标准制定机构JEDEC固态技术协会的董事会成员之一，在JEDEC下属的四个委员会及分会中安排员工担任主席或职位，深度参与JEDEC相关产品的标准制定。其中，公司牵头制定多款DDR5内存接口芯片标准，包括DDR5RCD芯片及MDB芯片，并积极参与DDR5CKD芯片和DDR5内存模组配套芯片标准制定。

　　技术实力方面，澜起处于国际领先水平。公司发明的DDR4全缓冲“1+9”架构被JEDEC国际标准采纳。该架构在DDR5世代演化为“1+10”框架，继续作为LRDIMM的国际标准，并进一步作为基础架构衍生出MRDIMM国际标准。在DDR5世代，公司在内存接口芯片领域继续全球领跑，进一步巩固了在该领域的优势。2022年5月，公司在业界率先试产DDR5第二子代RCD芯片；2022年9月，公司发布业界首款DDR5第一子代CKD芯片工程样片；2022年12月，公司发布业界首款DDR5第三子代RCD芯片工程样片；2023年10月，公司DDR5第三子代RCD芯片在业界率先试产。

　　市场份额方面，澜起在DDR4世代逐步确立了行业领先优势，是全球可提供DDR4内存接口芯片的三家主要厂商之一，占据全球市场的重要份额。在DDR5世代，公司继续领跑，内存接口芯片的市场份额保持稳定。公司可为DDR5系列内存模组提供完整的内存接口及模组配套芯片解决方案，是目前全球可提供全套解决方案的两家公司之一。

　　作为全球领先的PCIe5.0/CXL2.0Retimer芯片供应商之一，公司自研的PCIeSerDesIP已成功应用于该产品中，自研IP带来了良好的整合性，在产品的时延、信道适应能力方面，公司具有一定的优势。

　　澜起在2022年5月全球首发MXC芯片后，已与全球多家云计算厂商及内存龙头企业开展合作。2023年5月，三星电子推出其首款支持CXL2.0的128GBDRAM，加速下一代存储器解决方案的商用化进程，澜起的MXC芯片作为该解决方案的核心控制芯片器而被采用。2023年8月，澜起的MXC芯片顺利通过了CXL联盟的数十项严苛测试，成为全球首家通过测试的内存扩展产品，与国际知名CPU和存储器厂商的产品在CXL官网并列展示，彰显了业界对澜起技术实力的认可。

　　目前，公司与主要内存模组、服务器系统厂商的多个合作项目进展顺利，可为数据中心和云服务厂商提供灵活的解决方案，满足客户在数据库，AI训练等内存高带宽场景下的需求。

　　未来，公司将继续深化与CPU、存储器、服务器及云服务厂商的合作，紧跟技术前沿，不断推进产品更新迭代，致力于为实现CXL生态的成熟完善和CXL技术的广泛应用不断贡献力量，保持公司在该领域的市场领先地位。

　　津逮服务器平台是澜起面向中国市场设计的本土服务器平台解决方案，其技术具有独创性、先进性，且该产品线可持续更新迭代。鉴于服务器CPU以及内存模组的市场准入门槛较高，需要较长的测试及认证周期，公司作为行业生态的新进入者，需要一定时间在该领域立足。

　　经过多年的市场拓展，津逮服务器平台已具备一定的客户基础及市场份额，持续的更新迭代提高了津逮CPU的产品竞争力，坚持不懈的客户导入和及时的本地服务也逐步获得客户与市场的认可。2023年2月，搭载澜起津逮CPU的一款服务器产品成功通过专家组检测评审，入选“首批可信计算认证产品”，获颁“可信计算产品认证证书”。2023年12月，澜起正式发布全新第五代津逮CPU，旨在以多方面的性能优化应对AI、HPC、数据服务、网络/5G、存储等严苛工作负载的挑战。公司自2019年推出津逮CPU以来，一直致力于满足本土市场对安全可信计算的需求，不断推进产品更新迭代。相较于市场上其他服务器CPU品牌，津逮CPU不仅在性能和生态兼容性方面比肩国际主流品牌，而且可提供经权威机构认证的硬件信任根，保障计算过程和计算资源不被破坏和篡改，守卫云环境下的数据中心硬件安全。

　　2023年，各地密集出台集成电路产业高质量发展支持政策。北京、上海、广东等重要省市将集成电路纳入当地政府报告。上海市发布《上海市推动制造业高质量发展三年行动计划（2023-2025年）》，其中提出：打造世界级产业集群。加快集成电路关键环节研发攻关，推动下一代技术创新融合发展。

　　内存接口相关技术主要跟随主流CPU及内存模组相关生态系统的发展而演进。报告期内，内存模组由DDR4世代向DDR5世代迁移。从技术层面上，内存接术演进路径主要分为两类：一是沿着现有内存模组技术标准持续更新迭代，支持速率不断提升，DDR5第一子代内存接口芯片支持速率为4800MT/s，每升级一个子代，支持速率将持续提升，行业正在定义中的DDR5第五子代内存接口芯片将支持的速率为8000MT/s，未来DDR5还将规划1~2个子代；二是基于新的应用需求和CPU的技术演进产生新技术路线——高带宽内存接术。

　　基于AI和HPC等应用场景对带宽的需求，同时服务器CPU内核数量快速增加，迫切需要大幅提高内存系统的带宽，以满足多核CPU中各个内核的数据吞吐要求，JEDEC组织制定服务器高带宽内存模组MRDIMM相关技术标准，MRDIMM可以同时访问两个阵列，提供双倍带宽，第一代产品最高支持8800MT/s速率，预计在DDR5世代还会有两至三代更高速率的产品。MRDIMM采用了LRDIMM“1+10”的基础架构，需要搭配的1颗MRCD芯片和10颗MDB芯片，这些专用的新型内存接口芯片与CPU的数据连接仍为单组内存信号，但是通过采用双倍数据传输速率和时分数据复用技术，可以将两个标准速率的内存数据通道合并后倍频传输，其与DRAM的数据连接则扩展为两组独立内存信号，可以在标准速率下对MRDIMM上面两个内存阵列同时操作。通过这种新型数据传输架构，MRDIMM可以在使用标准速率DRAM的情况下，实现双倍速率读写。因此，MRCD芯片和MDB芯片与普通的RCD芯片、DB芯片相比，设计更为复杂、支持速率更高。随着MRDIMM相关技术的逐步成熟，其将为下游应用带来更高带宽的内存解决方案。

　　在DDR4世代及DDR5初期，内存接口芯片只应用于服务器内存模组，主要是为了缓冲来自内存的地址、命令及控制信号，提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求，由于台式机和笔记本电脑CPU及内存模组之间数据传输量并不大，所以目前还不需要对信号进行缓冲，但随着DDR5传输速率持续提升，时钟信号频率越来越高，导致时钟信号会遇到信号完整性的瓶颈，当DDR5数据速率达到6400MT/s及以上时，原本不需要信号缓冲的UDIMM、SODIMM（主要用于台式机和笔记本电脑），将需要一颗时钟驱动器（CKD）对内存模组的时钟信号进行缓冲再驱动，从而提高时钟信号的信号完整性和可靠性，目前JEDEC正在制定CKD芯片的标准。同时，JEDEC也在制定需要配备CKD芯片的CUDIMM、CSODIMM标准。

　　2023年6月，PCI-SIG发布PCIe7.0规范的0.3版本，即标准的首个预览版本。这标志着PCIe7.0规范的新成就，表明PCI-SIG组织成员已经就即将推出的技术的关键特征和架构达成了一致，为2025年的正式发布奠定了良好基础。PCIe7.0标准旨在满足800G以太网，超大数据中心，人工智能及其他新兴高端应用领域对高吞吐率、低延时互连技术的需求。

　　CXL技术可以提升系统间各模块的数据交换效率，解决缓存一致性问题，显著改善多路CPU、CPU与加速器之间的通信能力，降低延迟，实现数据中心CPU和加速器芯片之间的超高速互连，从而提高数据密集型应用程序的性能。

　　作为当前数据中心领域最重要的标准之一，CXL标准其有望催生诸多创新应用，改变当前数据中心的基本架构，进而提升数据中心的运行效率、降低运行成本。CXL标准使用PCIe协议作为物理接口增强了兼容性，通过三种基础协议（CXL.io、CXLcache和ory）支持具体应用。在CXL1.1规范的初期有三种应用模式：一是调用CXL.io和CXLcache可以使得一些缺少内存的智能设备（比如智能网卡）能够与CPU内存进行交互；二是调用CXL.io、CXLcache和CXL.memory可以使得CPU、GPU、ASIC和FPGA等能够共享各自的内存，同时解决缓存一致性问题；三是调用CXL.io和CXL.memory协议可用实现内存的扩展或池化。

　　2022年8月，CXL联盟发布了CXL3.0的规范。CXL3.0规范在三个关键领域进行重大改进：一是作为物理接口的PCIe协议由PCIe5.0上升到PCIe6.0，传输速率由32GT/s提升至64GT/s；二是CXL3.0可以支持更加灵活的Switch拓扑；三是CXL3.0除了支持内存池化，还可以进一步支持内存共享。

　　2023年11月，CXL联盟发布了CXL3.1的规范。新规范对横向扩展CXL进行了结构改进、增加了新的可信执行环境功能，并对内存扩展器进行了改进。CXL3.1的一项新功能是支持使用全局集成内存（GIM）通过CXL结构进行主机之间的通信，这可以大大提高系统性能。另一项重要的改进是通过CXL对内存事务的直接点对点支持，这可以增加GPU内存的使用效率，对于处理大规模数据集和AI工作负载非常有帮助。CXL3.1还定义了基于端口的路由CXL交换机的FabricManagerAPI，这使得结构管理器可能成为CXL生态系统的关键部分，因为它需要跟踪集群中发生的许多事情。此外，CXL3.1的可信安全协议（TSP）是为了处理平台安全性而设计的，这对于云服务提供商的多租户虚拟机环境尤其重要。随着CXL技术的不断演进，未来数据中心各个计算节点和内存节点的互联将更加快速，更加高效，更加灵活。

　　人工智能是引领新一轮科技和产业的战略性技术，是全球科技竞争的战略制高点。ChatGPT的横空出世引爆了全球人工智能市场，也显示出其巨大的市场应用潜力。2023年，以大模型为代表的人工智能突飞猛进，各类大模型层出不穷，大模型商业布局的落地速度明显加快。

　　“大算力+强算法”结合的AIGC大模型架构在未来很长一段时间都将成为人工智能发展的趋势。这类大模型架构将带动AI服务器的需求，包含CPU、GPU、内存等。相较于普通服务器，AI服务器对CPU、GPU、内存等器件的要求更高，具体主要表现在：1、需要更高的算力；2、需要算力满足低延迟低功耗的特性；3、需要内存的容量更大、带宽更高、速率更快。同时，各行业与人工智能技术的深度结合及应用场景的不断成熟与落地，使人工智能芯片朝着多元化的方向发展，服务器的类型也将越来越丰富，并适用越来越多的行业应用场景，各种类型的AI加速卡会有更多的发展空间。

　　公司具备自有的集成电路设计平台，包括数字信号处理技术、内存管理与数据缓冲技术、模拟电路设计技术、高速逻辑与接口电路设计技术以及低功耗设计技术，方案集成度高，可有效提高系统能效和产品性能。

　　公司历经十余年的专注研发和持续投入，成为全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一。公司的核心技术完全基于自主知识产权，突破了一系列关键技术壁垒。由公司发明的“1+9”分布式缓冲内存子系统框架，突破了DDR2、DDR3的集中式架构设计，创新性采用1颗寄存缓冲为核心、9颗数据缓冲芯片的分布结构布局，大幅减少了CPU与DRAM颗粒间的负载效应，降低了信号传输损耗，解决了内存子系统大容量与高速度之间的矛盾。该技术架构最终被JEDEC国际标准采纳，提升了国际话语权，为推动国内集成电路设计产业的进步做出了显著的贡献。该架构已在DDR5世代演化为“1+10”框架，继续作为LRDIMM的国际标准。

　　公司提出了一系列创新电路和算法，改善了DDR5内存高速并行总线的信号完整性问题。在电路上，发明高速低噪声收发器，并通过多抽头判决反馈均衡（DecisionFeedbackEquaization，以下简称DFE），补偿远端串扰和均衡码间干扰；在算法上，提出面向复杂电磁环境的偏差校准和自适应算法，通过均衡系数自适应的DFE训练算法，增加眼图的电压和时序裕度。此外，公司提出的自适应电源管理和动态时钟分配等创新技术，显著降低了相关内存接口芯片的功耗。公司相关技术达到国际领先水平，已量产的内存接口芯片可支持DDR5内存最高速率（6400MT/s），产品性能保持全球领先。

　　公司经过DDR系列产品的持续不断创新与积累，掌握了DDR5高速内存接口所需的关键设计技术，开发了高速高精度自动化测试技术与平台，加快了产品设计、全面评估与迭代速度，为DDR5新一代产品的研发奠定了坚实的基础。

　　SerDes是高速互连领域重要的基础技术。SerDes是SERiaizer（串行器）/DESeriaizer（解串器）的简称，它是一种主流的时分多路复用、点对点的串行通信技术，即在发送端将多路低速并行信号转换成高速串行信号，经过传输媒体（光缆或铜缆），最后在接收端将高速串行信号重新转换成低速并行信号。作为一种重要的底层技术，SerDes是相关重要高速传输技术（比如PCIe、USB、以太网等）的物理层基础，广泛应用于服务器、异构计算、汽车电子、通信等领域的高速互连。

　　公司持续投入SerDes技术的研发，该项技术的突破为公司相关新产品的研发奠定了基础。报告期内，公司已成功研发数据速率为32GT/s的SerDesIP并应用在PCIe5.0/CXL2.0Retimer产品中，目前公司正在研发数据速率为64GT/s的SerDesIP。

　　2023年，公司通过在DDR5内存接口芯片技术方面持续投入研发，继续保持在该领域核心技术的领先性，相关技术成果已经在DDR5第四子代内存接口芯片上得以应用，公司于2024年1月推出了支持7200MT/s数据速率的DDR5第四子代RCD芯片。同时，公司在PCIeSerDesIP研发上取得重大进展，相关IP已应用在公司PCIe5.0/CXL2.0Retimer产品中，该产品于2023年成功量产。

　　2023年，公司DDR5第二子代RCD芯片开始规模出货，DDR5第三子代RCD芯片在业界率先试产，同时开展DDR5第四子代RCD芯片的工程研发。

　　2023年，基于客户对DDR5第一子代MRCD/MDB芯片工程样片的反馈意见，公司完成相关芯片量产版本的研发；同时开展第二子代MRCD/MDB芯片的工程研发。

　　2023年，基于客户对DDR5第一子代CKD芯片工程样片的反馈意见及标准更新，公司完成该芯片量产版本的研发。

　　2023年，基于客户对第一代MXC芯片工程样片的反馈意见及标准更新，公司完成该芯片量产版本的研发；同时开展第二代MXC芯片的工程研发。

　　2023年，公司完成了时钟发生器芯片工程样片的流片并送样给主要客户，目前正在根据客户的反馈推进量产版本的研发。

　　2023年1月，公司正式发布津逮CPU产品；2023年12月，公司正式发布第五代津逮CPU，旨在以多方面的性能优化应对AI、HPC、数据服务、网络/5G、存储等严苛工作负载的挑战。在保持产品竞争力的同时，公司还结合自身优势，持续致力于津逮生态系统建设。

　　2023年，公司开展了第一代AI芯片工程样片的相关测试及验证工作，在相关应用平台进行业务适配，并陆续向潜在客户送样及收集反馈意见。

　　2、上表所列是公司独家拥有的知识产权数据，除此之外，公司还与多家合作伙伴共同申请了10项中国专利（实审中，尚未获授权）。

　　1、“互连类芯片研发项目”的子产品包括内存接口芯片、内存模组配套芯片、MRCD/MDB芯片、CKD芯片、PCIeRetimer芯片、MXC芯片、时钟发生器芯片等。

　　2、“互连类芯片研发项目”及“津逮服务器平台研发项目”的“预计总投资规模”为2023年—2025年累计对各个项目投入的预估（包括研发投入及其他投入），本期投入金额和累计投入金额均指研发投入金额，累计投入金额从2023年1月1日起算。

　　3、“人工智能芯片研发项目”为募集资金投资项目，已于2023年4月结项，“预计总投资规模”包括工程建设费用、研发费用、基本预备费及铺底流动资金等。

　　说明：1、研发人员薪酬合计与“第十节财务报告”之“七、65南宫28登录入口、研发费用-职工薪酬”口径一致，包括公司支付的工资、奖金、津贴、补贴、福利、社会保险、公积金以及承担的股份支付费用；2、研发人员平均薪酬指研发人员薪酬合计除以报告期末研发人员人数。

　　澜起自创立以来，持续专注于技术研发和产品创新。公司具备自有的集成电路设计平台，包括数字信号处理技术、内存管理与数据缓冲技术、模拟电路设计技术、高速逻辑与接口电路设计技术以及低功耗设计技术，方案集成度高，可有效提高系统能效和产品性能。

　　在内存接术领域，公司以技术创新为基础，发明了DDR4全缓冲“1+9”架构，最终被JEDEC国际标准采纳，该架构在DDR5世代演化为“1+10”框架，继续作为LRDIMM的国际标准。在DDR5世代，公司牵头制定DDR5内存接口芯片国际标准，巩固了公司在该领域的技术领先地位。澜起科技凭借具有自主知识产权的高速、低功耗技术，为新一代服务器平台提供完全符合JEDEC标准的高性能内存接口解决方案，是全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，在该领域拥有重要话语权。经过持续不断的技术创新与积累，公司的核心技术在DDR4系列产品原有的基础上，建立了新一代DDR5高速内存接口产品所需的关键设计技术，研发出高速高精度自动化测试技术与测试平台。在DDR5世代，澜起在内存接口芯片领域继续全球领跑，进一步巩固了在该领域的优势。2023年10月，公司DDR5第三子代RCD芯片在业界率先试产。同时，公司可为DDR5系列内存模组提供完整的内存接口及模组配套芯片解决方案，是目前全球可提供全套解决方案的两家厂商之一。

　　在PCIe技术领域，澜起是全球领先的PCIe5.0/CXL2.0Retimer芯片供应商之一，公司自研的PCIeSerDesIP已成功应用于该产品中，自研IP带来了良好的整合性，在产品的时延、信道适应能力方面，公司具有一定的优势。公司是全球能够提供PCIe4.0Retimer芯片的三家厂商之一，也是全球能够提供PCIe5.0/CXL2.0Retimer芯片的两家厂商之一。

　　在CXL技术领域，公司提前进行战略布局，并于2022年5月发布全球首款CXL内存扩展芯片（MXC），相关技术处于国际领先水平。澜起已与全球多家云计算厂商及内存龙头企业开展合作。2023年5月，三星电子推出其首款支持CXL2.0的128GBDRAM，加速下一代存储器解决方案的商用化，公司的MXC芯片被用于该解决方案，是其中的核心控制芯片。2023年8月，公司的MXC芯片顺利通过了CXL联盟的几十项严苛测试，成为全球首家通过测试的内存扩展产品，与国际知名CPU、存储器厂商的产品在CXL官网并列展示，表明业界对公司技术实力的认可。目前，公司与主要内存模组、服务器系统厂商的多个合作项目进展顺利，可为数据中心和云服务厂商提供灵活的解决方案，满足客户在数据库，AI训练等内存高带宽场景下的需求。

　　公司的核心技术基于自主知识产权，并形成了有规划、有策略的专利布局。截至报告期末，公司已获授权的国内外发明专利达164项。

　　经过20年的发展和积淀，澜起已成为国际知名的芯片设计公司，目前公司核心产品内存接口芯片广泛应用于各类服务器，终端客户涵盖众多知名的国内外互联网企业及服务器厂商，在全球内存接口芯片领域的竞争中处于领先地位，实现国内自主研发产品在该领域的突破。公司成立至今获得了多项荣誉，形成了独特的品牌优势。2016年6月，中国电子学会认定公司“低功耗DDR系列内存缓冲芯片设计技术整体技术达到国际领先水平”；同年12月，该项技术及产业化项目荣获“中国电子学会科学技术奖一等奖”；2017年，公司荣获三星电子颁发的“最佳供应商奖”；2018年，公司产品“第二代DDR4内存缓冲芯片”荣获中国芯“年度重大创新突破产品”奖；2018年11月，津逮服务器CPU及其平台采用的“动态安全监控技术”获评第五届世界互联网大会“世界互联网领先科技成果”；2019年5月，公司“高性能DDR内存缓冲芯片设计技术项目”荣获上海市人民政府颁发的“上海市技术发明一等奖”；2020年10月，公司荣获“上海知识产权创新奖”，公司的津逮CPU荣获“中国芯年度重大创新突破产品奖”；2021年4月，公司PCIe4.0Retimer芯片荣获第九届“中国电子信息博览会创新奖”，同年，公司当选为工信部“制造业单项冠军示范企业”。2022年4月，公司荣获“第二十三届中国专利优秀奖”。2022年11月，公司获得全球领先的内存和存储厂商美光科技的肯定，荣膺美光科技“杰出性能奖（半导体元器件）”和“杰出质量奖（封装&测试材料半导体元器件）”。2023年1月，公司荣获“国家知识产权优势企业”。2023年11月，澜起荣登福布斯“2023中国创新力企业50强”榜单。2023年11月，公司再次斩获美光科技“杰出供应商表现奖”。2023年12月，公司荣获SK海力士“最佳供应商奖”。这一系列荣誉的获得，充分显示出市场对于公司品牌的认可。

　　公司不仅扎根中国，还在美国、韩国等地建立了分支机构或办事处，派驻工程师及销售人员直接对接众多国际产业巨头，深入了解行业发展及技术水平变化趋势，亲身经历整个行业变更，把握瞬息万变的行业动态及创新方向，有效地提升了公司的国际市场影响力及研发效率。同时通过全球化的产业布局，公司可以合理调配全产业资源，发挥产业协同效应南宫28登录入口，提高了公司的运营效率，有效地控制了成本。

　　公司董事长兼首席执行官杨崇和博士曾在美国国家半导体公司等企业任职，并于1997年与同仁共同创建硅谷模式的集成电路设计公司新涛科技。杨崇和博士于2010年当选美国电气和电子工程师协会院士（IEEEFeow），积累了丰富的设计、研发和管理经验，于2015年入选全球半导体联盟亚太领袖。杨博士在2019年成为全球微电子行业标准制定机构JEDEC“杰出管理领袖奖”首位获奖者，该奖为JEDEC组织新设立奖项，用于表彰推动和支持JEDEC标准发展的电子行业最杰出的高级管理人士。2022年11月，杨博士被授予IEEE终身院士（IEEELifeFeow）称号，以表彰他多年来在集成电路设计领域做出的杰出贡献。2023年12月，杨博士荣获“安永企业家奖2023中国内地大奖”。公司总经理StephenKuong-IoTai先生曾参与创建Marve科技集团并就任该公司的工程研发总监，拥有逾25年的半导体架构、设计和工程管理经验。公司核心技术人员、研发部负责人常仲元博士曾在IEEE学术期刊和国际会议上发表了论文逾20篇，其中3篇发表于ISSCC会议，并作为第一作者出版了《LowNoiseWidebandAmpifiersinBipoarandCMOSTechnoogy》。公司在JEDEC组织中的四个委员会及分会中安排员工担任主席或职位，成为细分领域国际行业标准制定的深入参与者。公司入选全球微电子行业标准制定机构JEDEC固态技术协会董事会，是三家入选JEDEC董事会的中国企业之一。

　　公司核心团队多毕业于国内外著名高校，在技术研发、市场销售、工程管理等领域均有着丰富的阅历和实战经验。公司自成立以来就十分注重人才的培养和创新，目前已培养了数百名在高速、低功耗和数模混合电路设计领域的专业技术人才。目前公司员工中约77%为研发技术人员，且研发技术人员中约67%拥有硕士及以上学位，为公司持续的产品创新提供了重要的人才基础。

　　公司深耕于服务器内存接口芯片市场，与全球主流的处理器供应商、服务器厂商、内存模组厂商及软件系统提供商，建立了长期稳定的合作关系。自2016年，公司携手英特尔、清华大学及国内知名服务器厂商，进一步开发津逮服务器平台产品，大力拓展数据中心产品市场。公司在芯片设计技术上长期积。南宫28澜起科技2023年年度董事会经营评述